三星 9.8Gbps 速率 HBM3E 内存已出样,预计 2025 年推出 HBM4

[休闲] 时间:2024-04-27 18:10:08 来源:蓝影头条 作者:时尚 点击:195次
10 月 12 日消息,内年推据三星官方博客消息,存已出样出面向高性能计算(HPC)的预计 HBM 内存迎来新进展,将开发 9.8Gbps 的内年推 HBM3E 产品,已开始向客户提供样品。存已出样出

此外,预计HBM4 内存以 2025 年为目标正在开发中,内年推为了适用于该产品,存已出样出正在准备针对高温热特性优化的预计 NCF 组装技术和 HCB 技术。

注:NCF(Non-conductive Film,内年推非导电薄膜):用于保护积层芯片之间的存已出样出固态接头(Solder joint)免受绝缘和机械冲击的聚合物层(Polymer layer)。

HCB(Hybrid Copper Bonding,预计混合粘接):作为新一代粘接技术,内年推采用铜(导体)和氧化膜(绝缘体)的存已出样出粘接方式,而不是预计传统的使用焊接方式。

今年年初,三星 AVP(高级封装)业务团队成立,以加强尖端封装技术并最大限度地发挥业务部门之间的协同作用。三星计划与 HBM 一起提供尖端定制封装服务,包括 2.5 维和 3 维尖端封装解决方案。

三星表示,用于 AI 服务的高端 CPU 需要 100 个以上的核心,并且每个核心都要有足够的内存。此外,为了在有限的封装中加载更多容量,最小化 DRAM 单芯片尺寸的工艺技术,以及在外形尺寸内正确放置组件并确保按照规格运行的设计技术也至关重要。

三星上个月发布了 32Gb DDR5 DRAM 内存,通过相同封装尺寸的架构改进,实现了 16Gb DRAM 容量的两倍,从而无需 TSV 工艺即可制造 128GB 模块。三星表示,这使得降低成本、提高生产率成为可能,同时功耗也降低了 10%。

TSV(Through Silicon Via,硅通孔):一种封装技术,可以使芯片变薄,钻出数百个小孔,并连接垂直穿过顶部和底部芯片中的孔的电极。

三星官方在博客最后表示,未来将继续克服技术限制,开发出多种世界上前所未有的内存解决方案产品。特别是三星计划基于 10 纳米以下工艺,开发 AI 时代的超高性能、超高容量、超低功耗的存储器产品,并号称“将是 DRAM 市场的一个重大拐点”。

广告声明:文内含有的对外跳转链接(包括不限于超链接、二维码、口令等形式),用于传递更多信息,节省甄选时间,结果仅供参考,所有文章均包含本声明。

(责任编辑:娱乐)

    相关内容
    精彩推荐
    热门点击
    友情链接