当前位置:当前位置:首页 >休闲 >CoWoS封装,缘何成为了GPU短板? 正文

CoWoS封装,缘何成为了GPU短板?

[休闲] 时间:2024-05-03 07:47:14 来源:蓝影头条 作者:时尚 点击:185次
人工智能(AI)芯片缺货,装缘英伟达H100 和A100 芯片均采用台积电CoWoS 先进封装,何成但CoWoS 产能受限待爬坡。短板法人分析,装缘CoWoS 封装所需中介层因关键制程复杂、何成高精度设备交期拉长而供不应求,短板牵动CoWoS 封装排程及AI 芯片出货。装缘

大语言模型训练和推理生成式AI(Generative AI)应用,何成带动高阶AI 伺服器和高效能运算(HPC)资料中心市场,短板内建整合高频宽记忆体(HBM)的装缘通用绘图处理器(GPGPU)供不应求,主要大厂辉达(Nvidia)A100 和H100 绘图芯片更是何成严重缺货。

研调机构集邦科技(TrendForce)指出,短板AI 及HPC 芯片对先进封装技术需求大,装缘其中以台积电的何成2.5D 先进封装CoWoS 技术,是短板目前AI 芯片主力采用者。

美系外资法人分析,英伟达是采用台积电CoWoS 封装的最大客户,例如辉达H100 绘图芯片采用台积电4 纳米先进制程,A100 绘图芯片采用台积电7 纳米制程,均采用CoWoS 技术,辉达占台积电CoWoS 产能比重约40% 至50%。

至于英伟达8 月上旬推出的L40S 绘图芯片,未采用HBM 记忆体,因此不会采用台积电CoWoS 封装。

产业人士指出,通用绘图处理器采用更高规格的高频宽记忆体,需藉由2.5D 先进封装技术将核心晶粒(die)整合在一起,而CoWoS 封装的前段芯片堆叠(Chip on Wafer)制程,主要在晶圆厂内透过65 纳米制造并进行矽穿孔蚀刻等作业,之后再进行堆叠芯片封装在载板上(Wafer on Substrate)。

不过台积电CoWoS 封装产能吃紧,在7 月下旬法人说明会,台积电预估CoWoS 产能将扩增1 倍,但供不应求情况要到明年底才可缓解。台积电7 月下旬也宣布斥资近新台币900 亿元,在竹科辖下铜锣科学园区设立先进封装晶圆厂,预计2026 年底完成建厂,量产时间落在2027 年第2 季或第3 季。

辉达财务长克芮斯(Colette Kress)在8 月24 日在线上投资者会议透露,辉达在CoWoS 封装的关键制程,已开发并认证其他供应商产能,预期未来数季供应可逐步爬升,辉达持续与供应商合作增加产能。

美系外资法人整合AI 芯片制造的供应链讯息指出,CoWoS 产能是AI 芯片供应产生瓶颈的主要原因,亚系外资法人分析,CoWoS 封装产能吃紧,关键原因在中介层供不应求,因为中介层矽穿孔制程复杂,且产能扩充需要更多高精度设备,但交期拉长,既有设备也需要定期清洗检查,矽穿孔制程时间拉长,因此牵动CoWoS 封装排程。

法人指出,除了台积电,今年包括联电和日月光投控旗下矽品精密,也逐步扩充CoWoS 产能。

台厂也积极布局2.5D 先进封装中介层,台积电在4 月下旬北美技术论坛透露,正在开发重布线层(RDL)中介层的CoWoS 解决方案,可容纳更多高频宽记忆体堆叠;联电在7月下旬法说会也表示,加速展开提供客户所需的矽中介层技术及产能。

美系外资法人透露,台积电正将部分硅中介层(CoWoS-S)产能转移至有机中介层(CoWoS-R),以增加中介层供应。

日月光投控在7 月下旬法说会也表示,正与晶圆厂合作包括先进封装中介层元件;IC 设计服务厂创意去年7 月指出,持续布局中介层布线专利,并支援台积电的硅中介层及有机中介层技术。

(责任编辑:综合)

    相关内容
    精彩推荐
    热门点击
    友情链接